科學技術的日新月異與發展沿革，LDO穩壓器(Low Dropout Regulator)被廣泛的使用在電子產品上，尤其是應用在可攜式電子產品上面。為了有效發揮和利用有限的電池能量，電源管理系統是不可或缺的一項主要規劃設計，因此其電源電路架構設計上面電源零件的妥善應用變得極為重要。電子零件快速發展使得體積小、低功耗和低成本的電源設計架構，已經儼然成為電子產品設計上主要的需求重點。不斷要求穩定的系統以及更低的雜訊、更高效率的電路設計和更穩定的輸出電壓，也是這篇論文的研究重點方向。 本論文研究使用TSMC 0.35um CMOS製程，設計一款低電壓降穩壓器。從穩壓器的基本原理延伸，電路架構包含誤差放大器電路、電流鏡、能隙參考電壓電路所組成。此電路可以將最低輸入電壓1.2V降至所需輸出電壓1.0V且穩定輸出。輸出電壓訊號直接回授到放大器，設計參考電壓和輸出電壓無須經過電阻分壓可減少零件產生的誤差和PCB空間，本設計以Hspice工具軟體模擬調整適當的電晶體尺寸，加上米勒電容補償用於降低雜訊和穩定系統暫態響應。輸入電壓範圍為1.2V~4.5V，輸出電壓1.0V，最大輸出電流為50mA，負載電容在100pF內，工作溫度-40~120度。