自2001年美国国家标准技术委员会选择Rijndael算法作为最新高级加密标准 AES (Advanced Encryption Standard)的算法之后，至今尚无有效的攻击方法。在安全算法的高效率实现方面，动态可重构的可编程逻辑器件FPGA(Field Programmable Gate Array)具有的高安全性、快速性、小面积等特点迎合了 AES 应用和高效率的实现需求，近年来针对 AES 算法的 FPGA 实现已成为研究热点。 本书围绕 AES 算法的 FPGA 设计展开研究，从 FPGA 自身的结构特点出发，并结合 AES 算法的特点、理论基础、功能与应用，提出 AES 算法优化的系统模块结构和 AES 算法本身的硬件优化实现与控制方法，然后给出这些方法在完整的 AES 实现中的具体设计。